----------------------------------------------------------------------------------------------------------------------------------------------------------
培训目标：
通过数字IC前端/FPGA设计所需专业知识的系统讲解、分析，培养学员的数字IC前端/FPGA设计能力（设计需求分析，HW架构设计，数字IP的功能设计与验证，系统整合与debug），遇到问题的分析思维，解决问题优化系统的能力。
授课理念：
Verilog只是语言，表达的是“思想”（硬件俗称Architecture）。
就像你懂汉语，但是你能写出李白/杜莆那种激情豪迈的诗吗，能写出朱自清的《背影》吗，或是能做个文章在报刊杂志发表吗？
IC设计也是一样。
但是语言能教，思想很难教授。但是可以带你领略，带你欣赏。下面的课，就是以此为目标：带你领略数字IC前端设计的风景。
----------------------------------------------------------------------------------------------------------------------------------------------------------
课程目录：
1： FPGA底层结构(LUT/DFF/Latch/SRAM/DSP/PLL/Serdes/IO)
2： clock tree in FPGA (compare with ASIC)
3： FPGA可综合的特殊语法(SRAM/ROM)
4： FPGA Implementation (vivado for example)
a): constraint (timing and FPGA special)
b): synthesis
c): place&route
d): result check
e): timing constraint correction
5： ASIC prototype on FPGA
a): Clock gating convert
b): Clock tree convert and balance
c): SRAM convert
d): Hihg-Speed IO interface convert (DDR/USB/PCIE)
6： FPGA Vendors
7： FPGA Trend (Hardblock+Programing Array, ACAP, HLS)
建议先修课程：
1: 《数字IC/数字电路/FPGA设计_从入门到精通_合集》： https://ke.qq.com/course/3133628%3Ftuin%3D64ce5e2a ；
2: 《数字IC/FPGA设计架构课：On-Chip-Bus 精讲》 ： https://ke.qq.com/course/3293846?tuin=64ce5e2a；
建议后续课程：
自学：看知乎的 “常识”页面，进QQ群，可以查阅；
模仿：数字IP设计实例_B： https://ke.qq.com/course/3200590?tuin=64ce5e2a；
实战：RTL_FPGA设计实战：https://ke.qq.com/course/3292002?tuin=64ce5e2a；
支持：QQ群：877205676（免费加入）；
课程咨询
请联系：siliconthink@126.com 。
----------------------------------------------------------------------------------------------------------------------------------------------------------
讲师简介：
sky：2006年成都电子科技大学毕业；数字电路前端设计从业14年；前Verisilicon Senior Staff Engineer；主要做视频IP设计（H.264/H.265编解码器设计，JPEG编解码器设计），神经网络CNN加速器IP设计。参与7颗ASIC/SOC芯片的开发（量产3颗）。目前申请了3篇国家发明专利。
